### ⑩日本国特許庁(JP)

# ② 公開特許公報(A) 昭61-289746

❸公開 昭和61年(1986)12月19日

A-2116-5B 審査請求 未請求 発明の数 2 (全20頁)

**ᡚ発明の名称** ユーザー・パケットの経路を選択する方法と相互接続回線

②特 願 昭61-137259

②出 願 昭61(1986)6月12日

優先権主張 201985年6月13日30米国(US)30744583

⑫発 明 者 ダグラス エイ。ジョ アメリカ合衆国テキサス州カーロルトン,ピー。オー。ボ

ンソン ックス 116536

⑪出 願 人 テキサス インスツル アメリカ合衆国テキサス州ダラス、ノースセントラル エ

メンツインコーポレイ クスプレスウエイ 13500

テツド

河代 理 人 并理士 浅 村 皓 外2名

明 相 哲

### 1. 発明の名称

ユーザー・パケットの軽路を選択する方法と相互接続回線

### 2. 特許請求の範囲

(1) 各々複数個の出力線及びパケット記憶装置を持つ様な複数個の節を持つ相互接続回線の中で、 夫々宛先節を持つユーザー・パケットの軽路を選 択する方法に於て、

第1の節で多数のパケットを受取り、

前記パケットを記憶し、

記憶されている少なくとも1つのパケットの宛 先節を感知し、

該記憶されているパケットに対し、宛先節まで の節移動距離が最短である好ましい出力線を設定 し、

前記パケットをこうして決定された好ましい出力線を介して伝送する工程を含む方法。

② 各々の節が入力線及び出力線によって複数個の他の節に接続される様な複数個の節を持ち、該

### 3. 発明の詳細な説明

### 産業上の利用分野

本発明は全般的に多種節計算機相互接続回路網 (ネツトワーク)、更に具体的に云えば、 経路伝送効率を高くすると共に、回路網のグリッドロッ クの問題を最小限に抑える為に、この様な回路網 でパケットの経路を選択する方法と装置に関する。

### 従来の技術及び問題点

計算機システムはメモリ、プロセッサ(CPU) 及び入力/出力装置の様な多数の別々の部品を含 んでいる。これらの全ての部品は互いに連絡することが出来なければならない。相互連絡の為に最も普通に使われている従来の手段は、バス及びクロスバーを使うことであった。

電子産業の最近の進歩により、バスス及びクロス大人を行互接続方式でも不十分になりつかる。の上にはり、1個のチップの能は、小形の低速プロセッサを形成することが、プロセッサの高速にセッサの全体的な効率を高めようとはいい、プロセッサの全体的な効率を高めようとなる。

理想を云えば、相互接続は、十分な帯域幅を持つと共に、非常に多数のプロセッサを妥当なコストで接続することが出来なければならない。 更に、システムの能力を高める為にプロセッサを追加することにより、相互接続を拡張し得ることが非常に望ましい。別のプロセッサ又は装置を用いて回

対する許容度は、クロスパーの内部の各対の節の間に1つのリンクしかないから、パスの故障に対する許容度より僅かに大きいだけである。従って、リンクの故障により、クロスパー内の2つの節の間の通信が出来なくなる。クロスパー接続方式もパス接続方式も、上に述べた理由で、地域の計算ののとなるのではない。

 路棚を拡張する際、過度のコストを伴なわずに、 且つ将来の拡張を見込んで最初は不要であるハードウエアを購入することを必要とせずに、相互接 続の帯域幅がそれに伴なって拡大する ことが望ましい。

従来のバス及びクロスバー相互接続方式は、こういう条件に合わない。バスは、それがサービスし得るプロセッサの数に電気的な制約しかないが、 帯域幅が一定である。クロスバーの帯域幅はそれが相互接続するプロセッサの数と共に増加するが、 そのコストはプロセッサの数の自乗に比例してが、 そのコストはプロセッサの数の自乗に比例してが、 大し、最初に大きめに設計をしておかなければ、 まったく拡張することが出来ない。

地域の計算機回路網(ローカルエリアコンピュータネットワーク)では、帯域幅の条件がかながない。インのバスで足りるのが普通であるがにパスは故障に対する許容度がない。バスの故障により、回路網全体が故障する。クロスバーは、コストがN<sup>2</sup>で増大する為に、地域の計算機回路網には一般的に実用性がない。クロスバーの故障に

ステムに使われる場合が多い。パケットの切り、なび多重通信経路を使うことにより、故障したパケット切換え初かることが出来るしてが出来るしている。 類がに大きめに設計しておかなくてもいい 最初に大きめに設計である。 然し、こういい の制御ソフトウエアは一般的に回路網の故障に適応する際、融通性がない。

 このパケットはある出力線に沿って押出されることがあるが、この出力線がこのパケットをそのパケットの宛先から遠ざかる向きに移動することがある。経路選択規則の一組がよく出来ていないと、パケットが無限に循環することがあり、その結果動的なデッドロックになる。

従って、節の間に吸低のの治理的な距離を持ち、節のの間に吸吸のクを防止する様なー相のを選択規則によって操作される多理節パケット切換え回路網に対する要望が生じている。更に、故障に対する許極の分布した制節を持えていたのの分布を製がある。

## 問題点を解決する為の手段及び作用

本発明は多重節計算機相互接続回路欄でユーザー・パケットの経路を選択する方法と装置を説明する。各々のユーザー・パケットはその宛先節を表わす識別子を持っている。各々の節が入力線及び出力線により、複数個の他の節に接続されている。各々の節が複数個のリンクを持ち、各々のリ

### 実\_\_ 施 例

本発明の経路選択装置は任意の多重節相互接続回路網に使うことが出来るが、ハイパートロイダル形相互接続方式を用いることが好ましい。この明細書で云う「ハイパートロイダル形」とは、各

ンクが入力線に接続されると共に、多数のパケット記憶パッファを持っていて任意の出力線に選択 的に接続することが出来る。

動作の際、節がその入力線に多数の情報パケッ トを受取る。情報パケットが夫々パッファに配憶 される。次に、節が各々のパケットの宛先を感知 し、ルックアップ・テーブル又は軽路選択テーブ ルを見ることにより、各々のパケットに対する好 ましい出力線を決定する。好ましい出力線は、宛 先節までの節移動距離が最短である程路の一部分 と定義する。一旦、各々のパケットに対する好ま しい出力線及びそれに対応する節移動距離が決定 されたら、各々のリンクのパッファの中で、節移 動距離が最短である1つのパケットを選択する。 その後、各々のリンクから1つずつのこういうパ ケットが、それに関連する節移動距離の昇順で、 そういうパケットに対する出力線が既に割当てら れていなければ、夫々の好ましい出力線に割当て られる。

何れかの出力線がこの後パケットに割当てられ

各の節が2n項の接続部を持ち、n個のリングの 1メンバである様な種類の回路網の構成を云う。 リング次元又は回路網のリングがその中に入っている考えとしてのリング群の数もnである。

第1図は1リング次元、即ち、n=1のハイバートロイドを示す。各々の節10は2(=2n)組の入力/出力線12しか持たず、1(=1n)リングだけの1メンバである。1次元のハイバートロイドは、バケットの切換えの為に交替的な経路が1つしかないので、少数の節にだけ用いられる。

第2図は9個の節及び2リング次元のハイパートロイダル形回路網を示す。本発明は3又パパート多くのリング次元及び多数の節を持つハイパートロイダル形回路網に使うことも出来るが、本発ので説明する為に第2図に示す構造を使う。各々の節10には説明の便宜の為に大文字のアルの認っの場合、各々の節10が4本の全2重線12

によって関接する節に接続されている。各々の線12が2つの節を互いに接続すると共に、説明の便宜上、二重に符号がつけられている。即ち、節Aでは、節Aを節Bに接続する線が線 a 3 であると共に線 b 1 でもある。各々の節10は2つのリングの1メンバであり、各々のリングが異なるリングの1メンバである。リング14及びリンク16の1メンバである。リング14が節B及びCを含み、リング16が節D及びGを含む。

ハイパートロイドは他の回路網に較べて多数の利点がある。これは節の間の距離を短く保ちながら、高度の拡張能力がある。ハイパートロイイは動きないのでである。シミュレーションによるとかりを力が得られる。シミュレーションによるとが判った。

発信節と宛先節の間のハイパートロイダル形回路網の平均論理(節)距離が比較的短いことは、

る。パッファ 3 8 乃至 4 4 の動作が制御バス 5 3 を介して、パッファ制御装置 5 1 によって制御される。 C P U 4 8 は、マイクロプロセッサであってよいが、アドレス・パス 5 0 を介して M U X / D X 制御装置 4 7 に接続される。アドレス・パス 5 0 は C P U 4 8 からパッファ制御装置 5 1 に対して命令をも送出す。

第 4 図はリンク 3 4 を詳しく示している。制御パス 4 9 が M U X / D X 制御装置 4 7 ( 第 3 図 ) からの命令を 4 者択 1 直列デマルチプレク サ 3 6 に 伝える。この命令に従って、デマルチプレク サ 3 6 が入力線 1 8 の到来パケットを 4 つのパ ついに 切換える。これと 平行して、 パッファ 3 8 乃至 4 4 の内の 1 つに知らせる。

パッファ 3 8 の内部構造が第 4 図に詳しく示されている。制御装置 7 0 が制御パス 5 3 からの命令を受取り、それ自身が制御線 7 8 乃至 8 2 を介

配送時間及び最大配送帯域幅の両方に強い影響がある。ハイパートロイダル形回路欄を拡張するにつれて、節の間の平均距離はゆっくりと増大する。 2次元回路網で節の数を2倍にしても、平均節間 距離は√2倍にしか増加しない。

第3 図は第2 図に示した回路網内の節Aの内部構造の回路図である。第2 図では、節Aが、線 a 1、 a 2、 a 3、 a 4 を含む一組の全 2 重線 1 2により、周囲の節に接続されている。第3 図は、線 a 1、 a 2、 a 3、 a 4 が更に夫々入力線 1 8、2 0、 2 2、 2 4 と出力線 2 6、 2 8、 3 0、 3 2 とに分れることを示している。入力線 1 8 乃至 2 4 及び出力線 2 6 乃至 3 2 が、 図面では判り易くする為に分離して示されている。

入力線18がリンク34に接続される。このリンクはデマルチプレクサ36、複数個のパケット記憶パッファ38乃至44及びマルチプレクサ46で構成される。マルチプレクサンデマルチプレクサ制御装置47が制御パス49を介してマルチプレクサ46及びデマルチプレクサ36を制御す

並列入力/直列出力シフトレジスタ76が、制御装置70から制御線82を介して送られる信息の形式はよって付能された時、パケットを直列形式に送り、付能されたパッファ直列出力線86から伝送とはある。線86か886か880かのと同時に、到来パケットを受取ることが出来る様にする。線86が4名択1マ

ルチプレクサ 4 6 に接続され、これが制御バス 4 9 から受取った命令に従って、出力線 8 6 乃至 9 2 の内の 1 つを内部出力線 5 4 に切換える。

バッファ 4 O 乃至 4 4 の 構成はバッファ 3 8 の 構成と同じである。

第3回に戻って説明すると、マルチプレクサ4 6が内部出力線54の出のパケットをクロスパー 122に伝送する。入力線20乃至24がリンク 56,58,60のデマルチプレクサ(図面に示 してない)に接続される。リンク56乃至60は リンク34同じ様に構成されている。リンク56 乃至60からの出のパケットが内部出力線110。 112,114を失々介してクロスパー122に 伝送される。

CPU48がデータ・バス118を介してランダムアクセス・メモリ(RAM)116と連絡する。データ・バス118は、CPU48と、MUX/DX制御装置47、主バッファ制御装置51、CPU出力インターフェース第子94及び局部CPUインターフェース96との間の連絡が出来る

は 1 1 4 の内のどれを外部出力線 2 6 . 2 8 . 3 0 又は 3 2 と電気接続すべきかについて、クロスパー制御装置 9 8 に指示する。こういう命令が制御装置 9 8 からクロスパー・パス 1 2 0 を介してクロスパー 1 2 2 に中継される。

CPU出力インターフェース94は、CPU48が直列メッセージ線100を介して他の節と「ハンドシェイク」することが出来る様にする。インターフェース94が、リンク34、56乃至60の内の1つにパケットを受取った時段では誤りメッセージ(受取ったけケットが誤り検査によって、不良であることが判る場合)を確認を受取らないことにより、後で説明する故障検出手順が設定される。

回路網にある各々の節A乃至Iには1つ又は更に多くの局部(ローカル)装置124が接続されている。これらの装置はプロセッサ、メモリ乂は入力/出力装置であってよい。装置124が節10にインターフェース126によって接続される。

様にする。

CPU48がバッファ74から見出し情報及び同様なエレメントを順次と取って、どのコーサると共に、との出力線28万至32が宛先節に対けるているの程路であるかを決定する。CPU48はているルックアッスを設けるが、これは後で説明するのに必要であるが、これは後で説明する。

CPU48がリンク34に記憶されている1つのパケット、リンク58に記憶されている1つのパケット、リンク60に記憶されている1つのパケット及びリンク48に記憶されている1つのパケットを、システムの次のクロックパルスで伝送する為に選択する。CPU48はアドレス・パス50により、内都出力線54,110,112又

インターフェース126が同部装置入力線128 及び扇部装置出力線130を介してクロスパー1 22に接続される。CPU48は、局部CPUイ ンターフェース96からパス118を介して局部 的に発生されたパケットの宛先節の確認を受取っ た時、インターフェース126の内容を任意の出 力線26乃至32を介して伝送する様にクロスバ -122に命令することが出来る。CPU48は、 A(自分の節)に等しい宛先節を持つ記憶されて いるパケットを植128を介してインターフェー ス126に伝送する様に、(制御装置98を介し て)クロスパー122に命令することも出来る。 インターフェース98が、バス102を介して伝 送すべきパケットの宛先節を受取ると共に、送信 準備完了信号及びその他の情報を装置124から 線104.106を介して受取る。周部装置12 4及びインターフェース126がパス109によ って接続されている。

この発明を2次元のハイパートロイダル形の場合について説明しているが、節10の構造は、追

加のリング次元を受入れる様に容易に拡張することが出来ることをもう一度述べて2本の入力線を元は、追加の2本のリング次元は追加の2本のリンク線及の2本のリンクにあるパックには数をでする。を10の状ののが、10の状ののが、2、10の状ののでは、10の状ののでは、10の状ののでは、10の状ののでは、10の状ののでは、10の状のに10の状のに10の状のに10の状のに10の状态に10のように10の状态に1

第5図はRAM1116に記憶されているテープル作成ソフトウェアのフローチャートである。システムを動作させるのに十分なルックアップ・テーブルはPROM又は同様な装置に結婚があた。 よいが、システムの1つのリンク又は節が故障はた場合、或いはこの回路網に対して追加をした場合、アップ・テーブルを持久形メモリに記憶することが好ましい。工程132で電源を投入した後、シ ステム内の各々の節が工程134で節距離パケットを発生する。各々の節距離パケットが節同定符号及び節距離数を含む。第5図は第2図の節Aに対するルックアップ・テーブルの作成を示す。Aで発生された節距離パケットの同定部分は"A"である。節距離パケットを発生する時、節距離数は0である。

野距離パケットを発生した後、発生した節がより、 2 1 3 6 で節距離パケットを各々のリファに入れる。 5 6 7 5 8 7 6 0 (第 3 図)のパッファに入れる。 工程1 3 8 で、節が節距離パケットを各する。 工程1 3 8 で、節が節距離パケットを各する。 を介して隣接する接続された節に伝送する1 4 0 で、入力線を介して隣りから4 つの節距離パケットの伝送と同時に、節のの節型がある。 で、入力線を介して関りから4 つの節距離パケット たで、大力線を介して関りから4 つの節間である。 たがある。この工程を型化の時点があるから で、第 5 図 で、数 2 収 の 5 に が か 5 で で か 6 に X ( n ) で 表 わ し て ある。 た 節 全体的の同定符号であり、 n は 受 取った節距離パケ

ットの節距離数である。

何等かの節距離パケットを受取った場合、CPU48(第3図)が、工程142で、1番目エリンクから開始して、それらを取った節距離パケットを受取った節距離パケットをのかどうかを得しるで、がAに等しければ、CPU48は工程146で、がAに節はがアットを廃棄する。XがAになのければ、工程148で節は節距離パケットを廃棄する。XがAにないのければ、工程148で節は節距離パケットを放けましくは1だけ増加する。パケットはそれが現れた入力線1とも関係している。

判定工程 1 5 0 で、 C P U 4 8 が、 R A M 1 1 6 (第 3 図) にあるルックアップ・テーブルの、節の周定符号及び入力線 2 に対応する項目を見る。全体の内のT ( X、 2 ) にある項目は、出力線 2 を含む軽路で、節 X までの節 2 の距離に対応する。この項目が 0 であって、この項目に対応する情報をまだ受取っていないことを表わす場合、工程 1 5 2 でこの項目が ( n + 1 ) に設定される。項目 T ( X、 2 ) がゼロ以外であれば、工程 1 5 4 で、

パケット(n+1、ℓ)の節距離数(n+1)を テープルの対応する項目T(X、ℓ)と比較する。 節距離数がテープルに存在する項目よりも小さければ、工程152で、(n+1)をこの項目に等 しく設定する。そうでなければ、工程146で、 節距離パケットX(n+1、ℓ)を廃棄する。

あるパケットの節距離数(n+1)がルックアップ・テーブルの項目に設定される場合、節距離パケットX(n+1)を線化から切離し、保存したいので、工程156で伝送されての線を介して関接する。 節にはがなってののではがかったのではがないのではがないのではがないのではがないのではがないのではがないのではがないのではがないのではがないのではがないのではがないのではがないのではがないのがではがないのではがないのではがないのではがないのではないのではないのではないにないがいいではないにないではないにないではないにないではないにないの最短経路ではないことを示している。従れての最短経路ではないではないになって、節距離パケットを確棄する。

工程 1 5 6 で、 X ( n + 1 ) が、パッファに直

接的に入れる代りに、キューに入る。これは、テ ープル作成過程の間、出力線を介して伝送すべき 節距離パケットの数が、たちまち、データを記憶 する為に利用し得るパッファの数を越えるからで ある。例えば、システムの最初のクロック・サイ クルの間、節Aが節距離パケットD(O)、G (O)、D(O)及びC(O)(第2図参照)を 受取る。これらの節距離パケットの距離数を1だ け増数した後、節距離パケットD(1)、C (1)、D(1)及びG(1)になる。1の入力 **がルックアップ・テーブルのT(D、2)、T** (G、4)、T(D、3)及びT(C、1)に入 れられる。最初のクロック・サイクルの間に受収 った全ての節距離パケットが、ルックアップ・テ ープルに情報を供給される為に使われるから、こ れらの節距離パケットはどれも靡棄されず、従っ て全て再び伝送される。4回繰返されると、最初 のクロック・サイクルの間に受取った節距離パケ ットだけで、再伝送を待つ為に、利用し得る16 個の記憶パッファ全部を占める、従って、1より

大きいこの後の有効な(廃棄されない)節距離パケットは、パッファが空くのを待ってキューに記憶される。

工程158で、受信リンクℓを1だけ増数し、 工程160で、線の番号を最大のリンク番号であ る4に対して試験する。(リンク&及び入力線& は、第3図に示す様に、関連した構成である。) 1つ又は更に多くのリンクをまだ調べなければな らない場合、テーブル作成手順は工程160から 工程144に戻り、残りのリンクに対してこの過 程を繰返す。全てのリンクを探索したら、次に手 順は工程164(図面の右側)に進み、伝送キュ 一内に増数した節距離パケット(X(n+1)) が存在するかどうかを尋ねる。判定工程140か らの「ノー」プランチもこの粗にプランチする。 大抵の手順の場合がそうであるが、伝送キュー内 にX(n+1)が存在する場合、工程166で、 キューの一番上にある節距離パケットX(n+1) を各々のリンクの1つのパッファに入れ、各々の 出力線で節距離パケットを再伝送することが出来

る様にする。この為、X(n+1)が伝送される 前に4回練返される。その投手順は工程168で、 伝送キュー内にこれ以外の節距離パケットがある かどうかを尋ねる。あれば、工程170が、この キューに入っている別の節距離パケットを保持す る為に残っているバッファ(BUFF(ℓ、α)) があるかどうかを決定する。パッファは、1つの リンクに対して1つずつ、一度に4個埋ったり空 になるから、空のバッファの数は4の倍数であり、 "a"はパッファ番号であり、1から4まで変化 する。伝送キュー内にそれ以外の節距離パケット がない場合、又はこの様な節距離パケットを収容 する為の別の空のバッファがない場合、各々のリ ンク ( l ) 内のパッファ ( a ) の中味が工程 1 7 2 で全ての隣接する節に伝送される。別の空のバ ッファがあれば、工程174で、その中に別の節 距離パケットが入れられ、手順はループ状に工程 168に戻る。

工程164で、伝送キュー内に節距離パケット が見付からない場合、手順が工程176にブラン チする。この工程は、回路網の中で何れかの有効 な節距離パケットが依然として伝送されているか どうかを見付ける部分的な手順を開始する。工程 176が、何れかのリンクの何れかのパッファに 節距離パケットX(n+1)が存在するかどうか を尋ねる。1つ又は更に多くの節距離パケットが 再伝送が出来る状態にあれば、工程178でカウ ント変数を0に設定し、工程172で、見付かっ て節距離パケットを再伝送する。パッファに節距 雌パケットが見付からなければ、工程180でカ ウントを1だけ増数して、任意に設定した定数S と比較し、節が節距離パケットを再伝送せずにど れだけのサイクルが軽適したかを判定する。Sは、 キューの支援を考慮に入れた時、最大の論理的な 隔たりを持つ節から全ての線を介して伝送された 節距離パケットが主体の節(今の場合節A)に到 達することが出来る様に設定される。工程182 で、カウントがSより小さければ、手順は工程 1 40に戻り、テーブル作成手順の次のサイクルを 開始する。工程172で4個1群のパッファの中

味を伝送した後も、手順は工程140に戻る。エ 程182で、カウントがSより大きいか又はそれ に等しくて、節距離パケットがある数のサイクル の間伝送されていないことを示す時、工程186 で「A一杯」パケットを伝送し、節Aのルックア ップ・テーブルが最終的に決ったことを示す。エ 程188が、この節がシステム内の他の各々の節 から同様な「Bー杯」、「Cー杯」等を受取った かどうかを試験する。そうなっていない場合、手 顧は工程140に戻って別のサイクルを開始する。 然し、システム内の各々の節から「X一杯」パケ ットを受取った場合、これは、回路網内の全ての ルックアップ・テーブルが最終的に決ったことを 示しており、回路網は工程190でユーザー・パ ケットの切換えを開始する用意が出来ている。こ の時、第7図に示すパケット切換え手順を用いる。

節距離パケットの伝送工程172で、パッファ "a"は順次選択することが好ましい。即ち、伝送の最初のサイクルで、各々のリンク1乃至4に 対するパッファ番号1が選択される場合、二番目

ハイパートロイダル形回路網が論理距離の増大を最小にする為に好ましいが、任意の多重節システム・アーキテクチュアに対して第 6 図に例示する様なルックアップ・テーブルを作成することが出来る。

各々の節に対してルックアップ・テーブル 1 9 2 が一旦作成されると、回路網は局部装置 1 2 4 (第 3 図) からのユーザー・パケットを回路網に切換える用意が出来る。この明細書で云う「ユー

のサイクルでパッファ2が伝送の為に選択される と云う様にする。どの宛先節パケットも、それを 受取った順序から外れて伝送されない様に保証す る為に、このパターンが鞭返される。最短の論理 的な経路を表わす節距離パケットが節Aに最初に 到着し、更に廻り道をした経路を辿る節距離パケ ットは後になって到着するから、この為にテープ ル作成の効率が高くなる。節距離パケットをそこ から受取った節に対して、節距離パケットを送り 返さないことにより、伝送の記憶を幾分改善する ことが出来る。これは、こうして再伝送する節距 離パケットが単に起点の節によって魔薬されるだ けであるからである。然し、この様な論理的な調 整は、実行するのに別のオーバーヘッドを必要と し、その為、多くの場合には入れることは望まし くないことがある。

第6図はRAM素子116(第3図)に記憶される完成されたルックアップ・テーブル192の概念図である。第6図に示すルックアップ・テーブルは、第2図に示した比較的簡単な2次元のハ

第7図について説明すると、工程194で、ユーザー・パケットがリンクをに対して1つずつ、4つの空のバッファに入力される。次に工程196が、他の節からのユーザー・パケットを受取った後に、まだ空でないパッファがあるかどうかを尋ねる。1つ又は更に多くの空でないパッファが存在すれば、局部的な起点からのユーザー・パケ

ットP(X)が、局部装置 1 2 4 (第 3 図)から 1 つ又は更に多くの空のパッファに入れられる。 第 3 図に戻って説明すると、局部的なユーザー・ パケットが、クロスパー1 2 2 及び制御装置 9 8 の作用により、リンク3 4 , 5 6 , 5 8 又は 6 0 にある1つのパッファに切換えられる。

ットが、組Sの1メンパとして選択される。組Sに属するユーザー・パケットは、隣接する為の出力線の割当てで、第1の優先順位を持つ。S(纟)の各メンパは、選ばれた記憶されているユーザー・パケットの節距離に相当する節距離d(S(纟))を持っている。

一旦Sの1メンバが現在のリンク』で選ばれると、工程204でリンク番号を1だけ増数し、工程206で節にあるリンクの総数と比較する。リンク番号が節にあるリンク総数より小さい場合、この過程を繰返して、組Sの別のメンバを選択する。

相Sのメンバの選択を完了したら、工程216 (一番上)で各メンバが夫々の宛先節までの節距離"d"に従って、一番小さいものから一番大きいものまで分類される。工程218で、S(ℓ)の内、"d"が一番小さい1メンバを検索する。工程220が、検索されたユーザー・パケットに プルの項目T(X、O & )をO & = 1 乃至 4 に対して検索する。第7図では、O & が1乃至 4 の範囲の出力線変数である。次に、T(X、O & )の最小値を拾い出し、それを、パッファ(& 、 a)にあるユーザー・パケットが出てから移動する。をしいと置くことにより、最小の論理距離を決定する。エ程 2 0 8 でより、最小の論理を対しいと置く、 a)にとをするはより、は、 b)に難を持つ出力線の & をケーブルTで 最小距離を持つ出力線に等しいと置く。

従って、工程216乃至224により、、伝送のの為にそれらの出力をが利用出来るかどうかががりたまでのメンバが出力を紹介を表する。その宛先までの節距離がある。その宛先までの節距離がある。とは、カーは、システムの現在のクロック・サイクルがが当られ、システムの現在のクロック・サイクルががいるに対しているがどうかに関係する。

工程 2 2 6 が考慮すべき S ( l ) の残りのメンバがあるかどうかを尋ねる。あれば、手順は工程

2 2 4 に戻る。なければ、手順は、判定工程 2 2 8 で伝送の為にユーザー・パケットを選択する次の段階に進む。この工程は、S(ℓ)のメンバが割当てられた後、まだ割当てられていない出力線が残っているかどうかを尋ねる。割当てられた 4 で残っている出力線がなければ、割当てられた 4 つのユーザー・パケットは伝送の用意が出来ており、手順は伝送工程 2 3 0 にプランチする。

工程250を完了した後、又は工程250より 前に割当てられていない出力線を使いきった場合、 工程230で、割当てられた情報パケットが夫々 の割当てられた出力線を介して伝送される。工程 230は、入力線a1乃至a4から別の情報パケ 8 で、釣合うユーザー・パケットに好ましい出力 線が割当てられる。工程240で、リンク番号を リンクの最大数に対して比較する。全てのリンク をまだ考慮していなければ、工程242で、リン ク番号を1 だけ増数し、工程234で次のリンク を考慮する。

ットを受取るのと同時である。この為、説明のでは足と、工程230及び工程194を考えのパケケケ切りを表えて限194では、がないのなりのないでは、ないのなりでは、ないのなりでは、ないのないのないのでは、から線86に直列に出かる。この為、パケットの間で場所の争いが起いる。このない。

上に説明したパケット切換え手順を要約すると、 次の通りである。

1. 最初に、各々のリンクで(その宛先節までの距離の点で)一番近い情報パケットが相Sを構成する。Sにあるパケットは、それに関連した距離" d" に従って、一番近いものから一番違いものまで、1つの順序に配置する。次に、Sにあ

るパケットをこの順序で取出した出力線に割当てる。パケットSが既に割当てられた好ましい出力線を持つ場合、この工程ではそのパケットを通過する。

- 2. まだ幾つかの出力線を利用し得る場合、 プログラムは各々のリンクのパッファを見る。各 各のリンクは考えられる到来パケットを受し取る。各 に利用し得る少なくとも1つのパッファを でける必要があるリンク(「一杯」のリンク。 でける必要があるリンク(「一杯」のリンク。 あれば、この工程は、利用し得る出力線を あれば、このはかるそのリンクのパッファに あるパケットに割当てる。
- 3. まだ利用し得る出力線があると共に「一杯」のリンクがある場合、次に手順は、割当てられたパケットの好ましさに関係なく、「一杯」のリンクにあるパケットを利用し得る任意の出力線に割当てる。
- 4. まだ利用し得る出力線があれば、手順は 任意の割当てられていない出力線を好ましいとす

は 1 である。従って、d (S (1)) = 2 であり、
o l (S (l)) = 1 である。同様に、S (2)
= P (C、2、2)、d (S (2)) = 1、o l
(S (2)) = 1; S (3) = P (D、3、2)、
d (S (3)) = 2、o l (S (3)) = 2; S
(4) = P (D、4、2)、d (S (4)) = 2、
o l (S (4)) = 2。

次に、Sの各メンバを、距離が一番小さいものから大きいものの順に配置する。S(2)、S(3)、S(4)、S(1)。

次に、Sの各メンバを逐次的に出力線に割当てる。S(2)は出力線1に割当てる。S(3)は出力線2に割当てる。S(4)は、その好ましい出力線が既にS(3)に割当てられているので、割当てをしない。S(1)は通過にする。これはその好ましい出力線がS(2)に割当てられているからである。

最初のデータ・パケット選択段階の後、まだ2本の割当てられていない出力線3及び4がある。 従って、第2のユーザー・パケット選択段階に入 る任意のパケットを選択する。

第8回は第2A回の節Aにある完全に一杯のリンクの組の概念図である。各々のパッファが、宛先節確認子を持つ見出しを含むユーザー・パケットを持っている。列えば、パッファ 2 . 4 が節 Eを宛先とするパケットを持っている。丸で囲んだテータ・パケットが、次に述べる様に、節の出力輸から伝送する為に選択される。

最初のユーザー・パケット選択段階(第7図の 工程196万至228)の間、最も小さい距離 "d"を持つ、各リンク内のデータ・パケットから組Sが形成される。これは、第6図のルックアップ・テーブルを参照することによって決定することが出来る。考慮する2つの内の最初のパケットに結びつける。

リンク 1 では、S ( 1 ) = P ( I 、 1 、 1 )。 これは、d ( B ( I 、 1 、 1 ) ) = 2 であり、パケット E 又は F に利用し得る距離と少なくとも同じ様に小さな距離であるからである。 O ℓ ( P a ( I 、 1 、 1 ) )、最も小さい距離となる出力線

然し、今の場合、その好ましい出力線が削当てられていない出力線に等しい様なパケットがリンク1に見付からない。リンク4では、即ちもう一方の「一杯」のリンクでは、好ましい出力線はっま(P(H、4、1))=3、oま(P(D、4、

3)) - 2、 o l (P(D、4、3)) = 3、 o l (P(I、4、4)) = 1である。線3は割当てられておらず、従ってP(H、4、1)に割当てられる。リンク4の残りのパケットは既に割当てられている線を好ましいとする。

段階2の終りに、依然として「一杯」のリンク(リンク1)があり、依然として「一杯」のリンクカ線4)がある。従って、工程244及び246(第7図)がパケット選択手順を強制的に第3の状態(工程248)にする。リンク1の第1の第1の水ツト(P(I、1、1、1)を取り、宛先Iを持つパケットに対する好当しい線を強い、一般である(第6図参照)。

全ての出力線がパケットに割当てられたので、 モードは工程230で次のクロック・サイクルの 始めに伝送する用意が整う。第8図は伝送すべき パケットを丸で囲んであり、夫々に割当てられた 出力線を一番右側の列に示してある。

である。 線又は節の故障により、テーブルの中の 機つかの値が変化する(第10図及び第11図参 照)。

節262で、第7図に概略的に示したパケット 伝送手順の大部分を短格する。全てのルックアッ プ・テーブルを発生するまで、ユーザー・パケット トP(Z)は、第7図の工程248に従って、パケットの好ましい線に関係なく、一杯のリンクに ある1つのパッファを空ける為に伝送されるだけ である。第7図の他のパケット選択段階(214 乃至222)、(234乃至242)、(250) はルックアップ・テーブルを使うから、それらを 側路する。

工程265でFPFLGを1にセットする。不 良パケットは、工程264で、利用出来る様になった時に全ての出力線で伝送する。隣接する節が 工程266で夫々不良パケットを受取り、それらは、工程263から始まる、送信側の節が行なった手順を真似する。これによって、最終的にシステム内の全てのルックアップ・テーブルが消去さ 第9図はシステム内の節又は線がありした時に入る不良パケット発生サブルーチで再送信増数をです。 工程の開始 250で再送を動きたけれる。 工程の開始 250で は 256で 後に アドレ G もせ ロに セットされる。 トを伝送 かった で が といった で が といった で が といった で が が ない といった で が といった で が といった で が が ない といった で が が といった で が が といった で が が ない といった で が が ない といった で が が ない で で が が ない で で が が に 戻る。 Rが に で が れ は 、 工程 258 で 不良 パケット に 等 しけれ は 、 工程 258 で 不良 パケット ド Pが 発生 される。

節は工程263で、FPFLG=0であるかどうかを検査する。最初のパスで、FPFLGは0に等しく、従って節は工程260でそのルックアップ・テーブルを払拭することは、その項目が、故障前のシステムの状態に対してだけ有効である為に、必要

れる。

節が既にそのルックアップ・テーブルを払拭しているから、工程266では別の不良パケットを 受取る惧れが大きい。然し、この節に対し、工程 265でFPFLGが1にセットされているから、 工程263で手順は工程260のルックアップ・ テープルを再び払拭する代りに、工程268にプランチする。工程268では、受取った不良パケットを廃棄し、再び伝送しない。このプランチは 最終的にはシステム内の全ての不良パケットを除く

工程264で節が不良パケットを伝送した後、第5図に示したテーブル作成手順に従って再びに担いてアップ・テーブルを再びにはいいかのよって、FPFしGがせら戻され、システムの1クロック・サイクルの後にけてルーチンに備える。システムがこの節のではけてかる全ての現在の不良パケットを駆逐する後にする為、この工程は1サイクル後に行なう。全てのルックアップ・テーブルが再び作成された後、

ログラムは第7図のユーザー・パケット切換え手順の工程190に戻る。

第10図は第9図に概略的に示した手順に従って作成されたルックアップ・テーブルを概念的に示す。この場合で、節D及びEの間の線e1 の第2図参取ったと云う応答を節Eから得ることが出て、第10図に示するで、節A乃至Iのテーブルが成される。丸で囲んだ項目は変更された項目であり、たるの故障の結果として出来る値を示す。

第11図は、節全体、今の場合は第2図の節目が故障は、節全体、今の場合は第2図の節にがなる。とを概念的においた。の場合、テーブルで行くことが出来ないに関するの節の再び作成されたテーブルは、節目においに関するの項目を全く特たない。節目に対しに対しての場合を使うことを必要とする実効プログラン機能にある。然し、節目の局部的な装置が行なう機能

えの数)を増加する。前に述べた様に、こゝで説明した経路選択手順及び節アーキテクチュアは、ハイパートロイダル形アーキテクチュア以外の回路網に対して使うことが出来る。必要なことは、節が同じ数の入力及び出力を持つこと、及びそれらの接続線が全2重形式であることである。

 が回路網内のどこかで復元されていると仮定すれば、回路網のハードウエアの修理を必要とせずに、プログラムを修正して再びロードすることが出来る。第10図でも第11図でも、ある節距離値(a2B、a3D)は、それらが節目と何等直接的に関係がなくても変化することに主意されたい。 再び作成することが必要な理由である。

要的すれば、多重節相互接続の子が、特別のの間では、物別ののでは、物別のでは、物別のでは、が、対別ののでは、が、対別ののでは、が、対別ののでは、が、対別ののでは、対別ののでは、が、対別ののでは、対別ののでは、が、対別ののでは、が、対別ののでは、対別ののでは、が、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別のでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別ののでは、対別の

する為に、その後でハードウエアの修理を必要と しない。

本発明の図示の実施例を詳しく説明したが、特許請求の範囲によって定められた本発明の範囲内で、種々の変更を加えることが出来ることを承知されたい。

以上の説明に関連して更に下記の項を開示する。
(1) 各々複数個の出力線及びパケット記憶装置を持つ様な複数個の節を持つ相互接続回線の中で、夫々宛先節を持つユーザー・パケットの軽路を選択する方法に於て、

第1の節で多数のパケットを受取り、

前記パケットを記憶し、

記憶されている少なくとも1つのパケットの宛 先節を感知し、

該記憶されているパケットに対し、宛先節まで の節移動距離が最短である好ましい出力線を設定 し、

前記パケットをこうして決定された好ましい出 力線を介して伝送する工程を含む方法。

動作中、接続された節がユーザー・パケットを受 取らなかったことを節が感知し、この様に受取ら なかったことに応答して、送信側の節の節距離ア レーにある全ての現在の値を消去し、受取らなか ったことに応答して、送信側の節から接続された 全ての節に対して不良パケットを送信し、不良パ ケットを受取った各々の節の節距離アレーを消去 し、受信側の各々の節が更に接続された節に対し て不良パケットを再び伝送すると共に、不良パケ ットを受取ったことに応答して、更に接続された 節の節距離アレーを消去し、回路網内の全ての節 距離アレーが消去されるまで、この過程を続け、 節距離アレーを発生する時と同様に、節距離パケ ットを発生し、受取り、増数し、比較し、廃棄し、 設定し目つ再び伝送することにより、各々の節の 簡節動アレーを再び発生する工程を更に含む方法。

(5) 何れも複数個の出力線及びパケット記憶 装置を持つ複数個の節を持っていて、各々のユーザー・パケットが宛先節を持つ様な相互接続回路 網におけるユーザー・パケットの経路を選択する トの距離数を定数だけ増数し、対応する節距離ア レーメンバの値を崩数した各々の距離パケットか らの距離数に設定し、アレーの各メンバは節周定 符号並びにその距離パケットを受取った入力線に 付設された出力線によって参照され、各々の節か ら接続された節に増数した距離パケットを再び伝 送し、各々の節が増数された距離パケットを受取 り、各々の節で、受取った各々の増数された距離 パケットの距離数を更に増数し、各々の節で、各 各の距離パケットの更に増数された距離数を対応 するアレー・メンパの値と比較し、その距離数が、 該距離数に対応するアレー・メンバの〇以外の値 に等しいか又は大きい様な、更に増数された距離 パケットがあれば、それを廃棄し、各々の節で、 廃棄されなかった距離パケットを全ての接続され た節に再び伝送し、廃棄しなかった節距離パケッ トが残らなくなるまで、前記増数する工程、比較 する工程、廃棄する工程、設定する工程及び再び 転送する工程を繰返す工程を含む方法。

(4) 第(3)項に記載した方法に於て、更に、

方法に於て、多数のパケットを第1の節で受取り、 該パケットを記憶し、記憶されている少なれているの を記憶のがたかったのの を記憶のではいいではいいのではいいのの を決するがある。 だかったのではいいのではないのの を決するがあるがある。 に関連しているがないいのではないのの はないののではいいのではないのではないのではない。 に関連でのようないいのではないののではないのではない。 ないるパケットの前記部分を夫々の好ましい出 力線を介して伝送する工程を含む方法。

- (6) 第(5)項に記載した方法に於て、伝送される各々のパケットに対して1つの出力線だけを 割当てる方法。
- (7) 第(6)項に記載した方法に於て、前記パケットの各々の部分は、該部分の残りに対し、その節移動距離の昇順で好ましい出力線が割当てられる方法。
- (8) 第(5)項に記載した方法に於て、各々の節が複数個のパケット記憶リンクを持ち、各々のリンクは複数個のパケット記憶パッファを持ち、各々のリンクに入力線が接続されており、更に、受取った各々のパケットをパッファに記憶し、記

(9) 第(8) 項に配載した方法に、 選択されたがをもいる場合、割当てた後、当 でで残って、割当てくがおおいで残って、 のに対し、ののは、 のに対し、ののは、 ののは、 ののでは、 ののでは、

当てられたパケットを伝送する工程が別のパケットを受取る工程と同時に行なわれる方法。

(13) 各々の節が入力線によって複数の他の節に接続される様々数個の一ザーを記憶のカーザーを記憶を持つである手段と、発々のパケケの宛先を節をと、登取した各々のパケケの宛先を節をである手段と、記憶されてからないからののパケケの宛先をである手段と、記憶でいる。とは、これである道路があるが、ないの節をいいないが、ないの節をでいる。とは、これである。とは、これである。とは、これである。とは、これである。

(14) 第(13)項に記載した相互接続回路棚に於て、記憶されているパケットを夫々好ましい出力線に割当てる手段を有し、該手段はパケットの夫夫の節移動距離の昇順に従って、割当ての為にパケットを選択する相互接続回路網。

(15) 第(14)項に記載した相互接続回路網に於

(10) 第(9) 項に記載した方法に於て、更に、一杯と見込まれるリンクからパケットを割当てるれないで残っていれば、割当てられていない好ましい出力線が残らなくなるまで又は各々のリンクが割当てられたパケットを持つまで、割当てられていないパケットを夫々利用し得る好ましい出力線に割当てる工程を含む方法。

(11) 第(10)項に記載した方法に於て、更に、一杯と見込まれるリンクを同定した後、一杯と見込まれるリンクに記憶されている第2のパケットに、割当てられていない出力線を割当てられている。 られた各々の第2のパケットは割当てられていない場に等しい好ましい出力線を持ち、前記選いれた第2のパケットの伝送後、どのリンクが一杯のまゝであるかを同定する工程を含む方法。

(12) 第(5) 項に記載した方法に於て、記憶されているパケットが出力線に割当てられ、更に、 第 1 の節でパケットを受取る工程がそれまでに割 当てられたパケットの伝送と同時に行なわれ、割

て、前記割当てる手段が、任意の出力線に対して 1つのパケットだけを割当てる相互接続回路欄。

(16) 第(14)項に記載した相互接続回路網に於て、前記感知する手段、前記決定する手段及び前記割当てる手段がプロセッサ手段で構成されており、該プロセッサ手段が一組のパケット経路選択規則を記憶するメモリ手段を含んでいる相互接続回路網。

トを優先的に選択する相互接続回路網。

(18) 第(17)項に記載した相互接続回路欄に及 て、前記メモリ手段が任意の出力線から測った、 任意の節までの節移動距離を表わすルックアップ ・テーブルを含んでおり、前記リンクは夫々入力 線と連絡し、各々のパケット記憶手段はユーザー ・パケットを記憶し得るパッファで構成され、各 各のパッファが出力線に選択的に接続可能であり、 前記経路選択規則は第1の工程及び第2の工程を 含む複数個の工程で、前記パッファに記憶されて いるユーザー・パケットを割当て、前記経路選択 規則は、前記第1の工程で、1つ又は更に多くの ユーザー・パケットを記憶する各々のリンクに対 し、最短の節移動距離を持つ1つのユーザー・パ ケットを選択して第1組のパケットを構成し、前 記経路選択規則は更に前記第1の工程で、前記第 1のリンクにある各々のパケットに対し、該パケ ットの節移動距離の昇順で、その出力線が既に前 記第1組内のパケットに割当てられていなければ、 好ましい出力線を割当て、前記プロセッサ手段が

の節が各々の出力線で1つの距離パケットを接続 された節に伝送し、各々の節がその入力線から距 雌パケットを受取り、各々の入力線は出力線と対 になっており、該対が同じ節を接続しており、受 取った各々の距離パケットの距離数を受取った側 の節が1だけ増数し、次に受取った側の節は増数 した距離数を前記ルックアップ・テーブルの数値 項目と比較し、該項目は、前記距離パケットが過 ってきた入力線と対をなす出力及び該パケットの 節周定符号によって参照され、前記項目がO以外 である場合、前記パケットの増数された距離数が 前記項目より小さくなければ、受取つた側の節は 前記距離パケットを魔薬し、前記増数された距離 数が前記項目より小さいか或いは前記項目が0で あれば、前記受取つた側の節は前記項目を前記距 離数に設定し、その後、前記受取つた側の節は前 記距離パケットを複製して該距離パケットを全て の出力線を介して隣接する節に再び伝送する相互 接続回路網。

(21) 第(20)項に記載した相互接続回路網に於

前記第2の工程で各々のリンクを検査して、何れかのリンクにある全てのパッファが一杯であるかどうかを決定し、前記経路選択規則は、一杯のリンクがなくなるまで又は全ての出力線がパケットに割当てられるまで、一杯のリンクの内の1つパケットを利用し得る任意の出力線に割当てる相互接続回路網。

(19) 第(18)項に記載した相互接続回路網に於て、前記節のルックアップ・テーブルが動作の始めに初期設定され、各々の節は、回路欄内の他の各々の節から発信されて受取った距離パケットに基づいてそのルックアップ・テーブルを作成し、各々の距離パケットは発信側の節を同定する節定を符号と発信側の節及び受取る側の節の間の節の距離パケットが移動する節距離数を持っている相互接続回路網。

(20) 第(19)項に記載した相互接続回路網に於て、前記ルックアップ・テーブルの初期設定の間、各々の節は複数個の距離パケットを発信し、各々距離パケットは始めはOの節距離数を持ち、各々

(22) 第(18)項に記載した相互接続回路網に於て、各々のリンクが内部出力線に接続され、該内部出力線は何れもクロスパーに接続され、該クロスパーが複数個の外部出力線で終端し、前記プロセッサ手段がリンク内に記憶されている1つまでのパケットを選択して該リンクの内部出力線で前

記クロスパーと連絡し、前記プロセッサ手段が前記選択されたパケットを1つの外部出力線に連絡する様に前記クロスパー手段に指示する相互接続回路機。

(23) 第(22)項に記載した相互接続回路網に於 で、前記外部出力線が他の節にインを の出力線が他の節にインを の出力線を含め、では、カーカーを を含め、では、カーカーを がは、カートのでは、カート

(24) 第(22)項に記載した相互接続回路欄に於て、各々のリンクが前記プロセッサ手段からの指令に応答して、パケットを受取る為に1つのパッ

次元に接続されている相互接続回路機。

### 4. 図面の簡単な説明

第1図は1次元のハイパートロイダル形多重節 システムの相互接続を示す回路図、第2図は2次 元ハイパートロイダル形多重節システムの相互接 続を示す回路図、第3図は第2図の1つの節の内 部構造を示す回路図、第4図は第3図の細部を示 す回路図で、リンクの内部構造を示している。第 5 図は本発明の1実施例のルックアップ・テープ ル作成手順を示すフローチャート、第6図は第2 図の節Aに対するルックアップ・テーブルを概念 的に示す表、第7図は本発明の1実施例のユーザ ー・パケット切換え手順を示すフローチャート、 第8図は第2図の節Aを概念的に示す表で、全て のパッファが一杯になっていることを示す。第9 図は本発明の故障検出及びテーブル再作成手順の フローチャート、第10図は第2図の節Aに対す るルックアップ・テーブルを概念的に示す表で、 D-Eリンクの故障による項目の変化を示す。第 11図は第2図の節Aに対する経路選択表を概念

(25) 第(13)項に記載した相互接続回路網に於て、該回路網がハイパートロイダル形である相互接続回路網。

(26) 第(25)項に記載した相互接続回路網に於て、前記ハイパートロイダル形回路網が2リング次元に接続されている相互接続回路網。

(27) 第(25)項に記載した相互接続回路網に於て、前記ハイパートロイダル形回路網が3リング

的に示す表であって、節目の故障によるテーブル の変化を示す。

代理人 浅 村 飽







